PAT-NO: JP362155693A

DOCUMENT-IDENTIFIER: JP 62155693 A

TITLE: ELECTRONIC EXCHANGE

PUBN-DATE: July 10, 1987

INVENTOR-INFORMATION:

NAME

URUI, KIYOSHI HASEGAWA, ATSUSHI

ASSIGNEE-INFORMATION:

NAME COUNTRY TOSHIBA CORP N/A

APPL-NO: JP61196613

APPL-DATE: August 22, 1986

INT-CL (IPC): H04Q003/545, G06F013/00 , G06F015/16

US-CL-CURRENT: 379/284

ABSTRACT:

PURPOSE: To perform a communication between processors in different shelves while reducing the number of wirings between the shelves as small as possible by interposing the processor for converting a physical level and a logic level between a serial transmission system and a parallel transmission system.

CONSTITUTION: The respective processors (main CPU 52, local CPU 43 or the like) writes data to be transmitted in a common memory 16. The contents of the common memory 16 are polled at any time periodically or at a required time the data to be received is read, thereby, the communication between these processors is carried out. In this way, there is a difference in a function level among the local CPU 43, the main CPU 52 and an application CPU and the main CPU 52 and the application CPU or the like execute their own program (for instance, an exchange processing program) without an interruption, even though data is fed to the main CPU 52 and the application CPU from the local CPU 43 side. Thereby, the processing efficiency can be enhanced.

COPYRIGHT: (C) 1987, JPO&Japio

04/29/2004, EAST Version: 1.4.1

⑲ 日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62-155693

MInt Cl.4

識別記号

庁内整理番号

❸公開 昭和62年(1987)7月10日

H 04 Q 3/545 G 06 F 13/00 15/16 A - 7117 - 5K Z - 7230 - 5B

A-2116-5B

審査請求 未請求 発明の数 1 (全12頁)

図発明の名称 電子交換機

②特 願 昭61-196613

郊出 願 昭61(1986)8月22日

砂発明者 関 井

清 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

⑪出 願 人 株式 会社 東芝 川崎市幸区堀川町72番地

砂代 理 人 弁理士 鈴江 武彦 外2名

明報包

1. 発明の名称

電子交換機

2. 特許請求の範囲

(2)シリアル伝送でプロセッサ間の通信を行な う異なるシェルフの一方は共通制御シェルフ。他 方はライン/トランクシェルフであり、パラレル 伝送でプロセッサ間の通信を行なうシェルフは共 通制節シェルフである特許請求の範囲第1項記載 の電子交換機。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は分散制節方式の電子交換機に係り、 特にプロセッサ間の通信方式に関する。

(従来の技術)

 このような電子交換機においては、異なるシェルフに実装されたプロセッサ間の通信、特にラインノトランクシェルフ内のプロセッサと、 共通制御シェルフ内のプロセッサ間の通信は、 リアルタイムで行なわれなければならない。 このためにはプロセッサ間の通信をパラレル伝送で行なえばよいが、シェルフ間を接続するとで行ななが発生する。

一方、同一シェルフ、例えば共通制御シェルフ内において異なるプロセッサ間の通信を行なう場合に、割込み制御によりシリアル伝送を行なうと、割込み制御のための複雑な回路がプロセッサ対応に必要となるため、交換機全体としてのハードウェア最が増大するとともに、交換処理が割込み制御の都度中断され、処理効率が低下するという問題がある。

また、一般にライン/トランクシェルフ内のアロセッサ(ライン/トランクカード)が授受するダイヤル信号等の信号は物理レベルであり、この

カ少なくしながら、異なるシェルフ内のプロセッサ間の通信をリアルタイムで行なうことができ、しかもハードウェアの増大や交換処理の効率低下を伴わずに同一シェルフ内のプロセッサ間の通信を行なうことができ、さらに拡張性に富む電子交換機を提供することを目的とする。

[発明の構成]

(問題点を解決するための手段)

本発明は加入インシェルを持続されるシンクカーと、共変を検があった。大変を表があった。大変を表があると、大変を表がある。

ような物理レベルの信号をそのまま共通制御シェルフ内のプロセッサ (メインCPU等) に与える と、該プロセッサの負担が著しく増大するばかりでなく、変更。 付加等が困難となって拡張性に乏しくなるという問題がある。

(発明が解決しようとする問題点)

このようにライン/トランクシェルフや共通 割即シェルフを積層し、プロセッサを各シェルフ 内に分散配置した電子交換機においては、異なる シェルフ内のプロセッサ間の通信を、シェルの間の配線数を増加させることなくリアルタイムで行 なうことと、間ーシェルフ内のプロセッサ間の 信を、ハードウェアの増大を招くことなく、 も交換処理の効率を低下させずに行なうことが大 きびにシステムを拡張し易い構成にすることが大 きな課題となっている。

本発明はこのような問題点を解決するためになされたもので、ライン/トランクシェルフや共通 制御シェルフを積勝した構造の分散制御方式による電子交換機において、シェルフ間の配線数を極

を介在させたことを特徴とする。

(作用)

関えばラインクランクのプロセッサとの間でカンノトランク内のプロセッサとの間でシークののプロセッサとの間でシークののプロロークののプロロークを表示して、アータを共通される。 のは、 例のでは、 ののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 ののののののでは、 ののののののののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののののののでは、 のののののでは、 のののののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 ののでは、 ののででは、 ののでは、 ののでは、 ののでは、 ののでは、 ののででは、 ののでは、 ののでは、 ののでは、 ののでは、 ののでは、

さらに、例えばライン/トランクシェルフと共 適制御シェルフとのプロセッサ間通信に隠しては、 ライン/トランクシェルフ内のプロセッサが扱う 倡号形態である物理レベルと、共通制御シェルフ 内のプロセッサの処理レベルである論理レベルと

の変換がプロセッサによって行なわれることで、 が減少するので、ラインノトランクシェルフの積 層数を増やすことができ、拡張性が向上する。

(事施例)

第1図は本発明の一実施例に係る電子交換機 の概略構成図であり、共通制御シェルフ1と、複 数のラインノトランクシェルフ2a~2nを第2 図に示すように積層した構造となっている。

共通制御シェルフ1には交換処理、メインテナ ンス等を可るメインCPU (Mcpu) カード11 と、通話管理、メッセージング、ディレクトリ等 の各種アプリケーションを司るアプリケーション CPU(Acpu)カード12と、これらメイン CPUカード11およびアプリケーションCPU カード 1 2 とラインノトランク (L/T) カード 21との間の通信制御や、ソフトにおける入出力 レベル変換等を行なうローカル C P U (L cou) カード13、および時分割タイムスロットの変換 を行なうタイムスイッチ(TSW)カード14等

イウェイ4により接続されている。

次に、第1因の各部について詳細に説明する。 第3因はライン/トランクカード21のうち、特 にディジタル電話機31に接続されるライン/ト ランクカードの内部構成を示す。第3回において ディジタル電話機用しSI(DTLSI) 32は、 ディジタル電話進31と、ライン/トランクカー ドおよびこれに接続される電話機や局線等をコン トロールするCPUからなるポートコントローラ (PC) 33との間の通信制御を行なうしSIで ある。また、インターフェースLSI(ILSI) 3 '4 は'ポートコントローラ 3 3 と共通制御シェル フ1内のローカルCPU13(第1回)との間の 通信制御を行なうLSIであり、後述するように スレープ・モードで動作するものとする。

第4回は共通制御シェルフ1内のローカル CPUカード13の内部構成を示す。 第4回にお いて、インターフェースLSI(ILSI)41 は第3回におけるインターフェースLSI34と 同一構成であるが、外部からのモード設定入力を

の共通制御部を構成するカード(カード状の回路 | 共通制御内のメインCPU等のプロセッサの負担 | 「装置)が実装されている。なお、本発明ではこれ | | | ら共通制御シェルフ1内の各種カード11~14 を稳称して共通制御カードという。また、各共通 制御カード11~14内のプロセッサは共通バス 15に接続された共通メモリ16を介して相互に 通信を行なうことができる。

> - 方、ラインノトランクシェルフ 2 a ~ 2 n 内 には、電話機やデータ端末等の加入者端末および 局ねまたは専用値が接続されるライン/トランク (レノT) カード21が回線数に応じて実装され ている。共通制御シェルフ1とライン/トランク シェルフ2a~2n間は、ローカルCPUカード 13からライン/トランクカード21への送信用 データハイウェイとライン/トランクカード21 からローカルCPUカード13への受信用データ ハイウェイを含むシリアル伝送のためのコントロ ールハイウェイ3と、タイムスイッチカード14 とラインノトランクカード21との間に接続され たPCMタイムスロット入替えのためのPCMハ

異にしており、後述するようにマスタ・モードで 動作する。ローカルメモリ42はローカルCPU (Lcpu) 43を動作させるためのプログラムや データを格納するためのものであり、バッファ 45は共通パス15とローカルCPUカード13 内のローカルバス46とを接続したり切磋したり するためのものであるローカルCPU43が共通 バス15をアクセスする時は、デコーダ44が共 通メモリ71(後述)に割当てられたアドレスを 検出したとき、バッファ45をオンにして共通バ ス15とローカルパス46とを接続する。なお、 ローカルメモリ42と共通メモリ71は異なるア ドレスが割当てられている。

第5回は共通制御シェルフ1内のメインCPU カード11の内部構成を示す。図に示すようにメ インCPUカード11は第4回に示したローカル CPUカード13とほぼ同一側成であり、ローカ ルメモリ 5 1 . メイン C P U (M cpu) 5 2 . デ コーダ53. パッファ54およびローカルバス 55を有する。但し、メインCPUカード11は コントロールハイウェイ3に接続されていないた

なお、図示していないが、共通制御シェルフ1 内のアプリケーションCPUカード12も第5図 に示したメインCPUカード11と同一構成であ

第6回は共通制御シェルフ1内のタイムスイッ チカード14の内部構成であり、タイムスイッチ コントローラ及びタイムスイッチ61と、デコー ダ62 およびパッファ63 を有する。タイムスイ ッチカード14はメインCPU52によってのみ アクセスされるようになっており、具体的にはデ コーダ62が共通バス15上のアドレスがタイム スイッチコントロール用のアドレスと一致したか 否かをモニターし、一致したときのみパッファ 63をオンにしてタイムスイッチコントローラ及 びタイムスイッチ61を共通バス15に接続する。

第7回は共通制御シェルフ1内の共通メモリカ ード16の内部構成であり、共通メモリ71とデ コーダ72およびパッファ73を有し、共通メモ

クを送出する。一方、ラインノトランクカード 2 1 内の回線対応部3 6 はCODECやSLIC 等を含む。

本実施例ではインターフェースLSIとしてモ ード設定入力により2つのモード、すなわちタイ ムスロットの変化点に周期してデータを送出する 機能を持つマスタ・モードと、外部からのタイム スロット指定アドレスにより得られるタイムスロ ットアドレスでのみデータを送出できる機能を持 つスレープ・モードとに切換えが可能に構成され たものが使用される。

ローカルCPUカード13内のインターフェー スLSI41はマスタ・モードで動作し、ローカ ル CPUとコントロールハイウェイ 3 の間に 挿入 される。このインターフェースLSI41からコ ントロールハイウェイ3へのデータの送出は、タ イムスロットの変化点に同期して行なわれる。ま た、ライン/トランクカード21内のインターフ ェースLSI34からのデータの受信に際しては、 ヘッダを検出したときに受信を行ない、ローカル

リフ1をアクセスする方法は第6回に示したタイ 方法と同様である。

> 次に、第8図を参照して共通制御シェルフ1に おける共通制御カード内のプロセッサ、例えば第 4 図に示したローカルCPUカード13内のロー カルCPU43と、第3回に示したライン/トラ ンクカード 2 1 内のプロセッサ (ポートコントロ - ラ33)との間の通信方式について説明する。 前述したように、こうした異なるシェルフ内のプ ロセッサ間の通信は、割込み制御によりシリアル 伝送で行なわれる。

> 第8図において、コントロールハイウェイ3は データハイウェイ(データ入出力枠)。フレーム 同期信号伝送機およびデータハイウェイクロック の伝送線を有し、PCMハイウェイ4はPCMハ イウェイクロックの伝送線とPCMハイウェイフ レーム周期信号の伝送線を有する。ローカル CPUカード13内のクロック発生器47はコン トロールハイウェイ3にデータハイウェイクロッ

CPU43に対し受信要求としての割込み要求を

ライン/トランクカード21内のインターフェ - スLSI34はスレープ・モードで動作し、コ ントロールハイウェイ 3 および P C M ハイウェイ 4 と当該カード21 内の各ポートの入出力を制御 するポートコントローラ33とを接続する。この インターフェースLSI34からコントロールハ イウェイ3へのデータの送出は、外部からのタイ ムスロット指定アドレスにより指定されるタイム スロットにおいてのみ可能である。また、インタ ーフェースLSI34の受信に関しては、ヘッダ を検出した後コントロールハイウェイ3を介して データを受信し、その受信データのアドレスが外 部からのタイムスロット指定アドレスと一致した ときのみ、その受償データを有効と判断して、ポ ートコントローラ33に対し受信要求としての割 込み要求を発生する。

ポートコントローラ33は割込み要求を受ける と、インターフェースLSI34内の受信レジス

タから受信データを読出し、そのデータに従って 自対応部36へのデータの送出に際しては、ポー トコントローラ33がインターフェースLSI 34内の回線対応部制御部に制御データを個込ん だ後、インターフェースLSI34が回線対応部 36にその制御データを送出する。

回線対応部36の状態、またはディジタル電話 機31等の加入者端末等からのデータは、インタ ーフェースLSI34内の回線対応部制御部のI / O レジスタに周囲的に取込まれる。そして、ポ - トコントローラ33はこの1/0レジスタ内の データを周期的に読込むことにより、回線対応部 3 6 の状態変化を検出し、この状態変化または口 - カルCPU43に対する調御データを、インタ ーフェースLSI34内の送信レジスタに貫込む。 この後、インターフェースLSI34は外部から のタイムスロット指定アドレスにより与えられる タイムスロットにおいて、送信レジスタの内容を コントロールハイウェイ3のデータハイウェイ

共通パスに共通メモリを接続し、その共通メモ りを介して任意のプロセッサ間のデータ伝送を行 なう手法自体は、例えばIEEE 796 による鋳御 に見られるように公知である。この方法によれば、 共通メモリのアクセスを必要とするプロセッサが 共通パス上にコントロール信号を出し、共通パス をアクセス期間中占有することによってデータ伝 送が行なわれる。その場合、複数のプロセッサに よるアクセスが衝突すれば、所定の優先順位に基 づいて処理が行なわれる。

本実筋例においては、各ローカルCPU43は 加入者蜡末側に状態変化が生じる都度、および加 入者増末からダイヤル情報が送られてくる都度、 その状態またはダイヤル情報のデータを共通メモ リ16に自込む。メインCPU52では共通メモ リ16の内容を定期的にポーリングすることによ り、各加入者端末の状態変化を知り、それに応じ た処理を行なう。例えば、加入者端末からの起呼が あると、それを検出して呼処理を行なう。この呼 処理の一連のルーチンの中で、共通メモリ 1 6 に

(データ出力線)に出力する。

すなわち各共通制御カードに設けられたプロセッ サ間の通信方式について説明する。共通制御シェ ルフ1内のプロセッサ間通信には、各ローカル CPU43が傘下のライン/トランクカード21 から収集した加入者端末の状態に関するデータお よび加入者端末からのデータを所定レベルまで処 型したものをメインCPU52またはアプリケー ションCPUに伝えるためのデータ伝送と、メイ ンCPU52およびアプリケーションCPUがそ れぞれ交換処理して得た端末制御データをローカ ルCPU43側に伝えるためのデータ伝送とがあ **る**。

前述したように、こうした同一シェルフ内のブ ロセッサ間の通信は、共通バス15に各プロセッ サが共通にアクセスすることのできる共通メモリ 16を接続し、この共通メモリ16に送信すべき データを舞込み、またこの共通メモリ16から受 信すべきデータを読出すことにより行なわれる。

もともと格納されているデータ、または加入者増 末からローカルCPU43を介して共通メモリ 16に書込まれているデータが必要になると、共 適メモリ16をアクセスしてそのデータを読取っ て処理を行なう。この処理の結果、加入者端末側 を制御する制御データが変った場合には、その制 御データを共通メモリ16に書込む。

一方、ローカルCPU43においても、加入者 塩末の制御データに変更が生じたか否かを判定し、 また変更が生じた場合その制御データがどういう 内容になったかを検知すべく、共通メモリ16の 内容を定期的にポーリングしている。

このように各プロセッサ(メインCPU52, ローカルCPU43等)が送信すべきデータを共 過メモリ16に貫込み、また共通メモリ16の内 容を定期的にあるいは必要なとき随時ポーリング し、受信すべきデータを読込むことにより、これ らのプロセッサ間での通信が行なわれる。このよ うにすると、ローカルCPU43とメインCPU 52ゃアプリケーションCPUとでは機能レベル に 差 が あって、メイン C P U 5 2 や ア ア リケーション C P U に ローカル C P U 4 3 例 からデータが 東まる関係にあるにも 拘らず、メイン C P U 5 2 や ア プ リケーション C P U 等 は 自 ら の 処 理 プ ロ ク ラム (例 えば 交 換 処 理 プ ロ グ ラム) を 中 断 を 来 た す こ と な く 実 行 で き る の で 、 処 理 効 率 が 向 上 す る。 ま た 、 ロ ー カ ル C P U (L c p u) 4 3 、メ イ ン C P U (M c p u) 5 2 お よ び ア プ リケーション

C P U (M cpu) 5 2 およびアプリケーション C P U (A cpu) が、共通バス 1 5 上の共通メモ リ 1 6 を介して接続されていることにより、 M cpu - L cpu, L cpu - A cpu, M cpu - A cpu 間

M CPU - L CPU、L CPU - A CPU、M CPU - A CPU 固の通信を柔軟に行なうことができるため、より高度のサービスを実時間性を保ちながら行なうことが可能である。

さらに、シリアル伝送系とパラレル伝送系との間に位置するローカルCPU43によって、第9回に示すようにライン/トランクカード21の処理レベルである物理レベルから、ローカルCPU43の処理レベルである論理レベルへの変換を行なえば、メインCPU52は入出力を最大油象化

ープ・モードとに切換えできるように構成されている。モード設定入力によりマスタ/スレープのモード切換えを行なう制御部は、データハイウェイ送受信部101 内にある。

第10回において、データハイウェイ送受信部 101 はフレーム岡期信号DHFSおよびデータハ イウェイクロックDHCLKにより動作し、デー タハイウェイ送信レジスタ102 およびデータハイ ウェイ受信レジスタ103 を介してデータ入力枠 DHINおよびデータ出力ねDHOUTとの間で データの送受信を行なう。この場合、送受信のタ イミングはモードにより異なることは上述した道 りである。すなわち、マスク・モードではタイム スロットの変化点に飼期して送信レジスタ102内 のデータを送出し、受信の場合はヘッダ検出後デ ータを受信して受信レジスタ103 に格納する。ま た、スレーブ・モードでは外部からのタイムスロ ット指定アドレスと一致したアドレスのタイムス ロットにおいてのみ送信レジスタ102 内のデータ を送出し、受信に際してはヘッダ検出後データを

したレベルで扱うことができる。 なお、第9回は ライン/トランクカード 2 1 ・ローカル C P U 4 3 およびメイン C P U 5 2 のそれぞれの機能と、 これらプロセッサ相互間の通信データの具体例を 示している。 このようにするとローカル C P U 4 3 が加入者増末やトランクとの間のコマンドデータの簡別のコマンドデータの管理を行るが発 要がなくなるため、メイン C P U 5 2 の負債が向 縁され、変更、付加等が容易となって拡張性が向 よし、生産性も高まるという利点がある。

次に、インターフェースしS!(34、41等)の内部構成を第10図を参照して説明する。インターフェースしS!は前述したように、コントロールハイウェイ3中のデータハイウェイへのデータ送出がタイムスロットの変化点に同期クロットの表出が外部を持つマスタ・モードと、データスロットでのみ可能なスレントでのタイムスロットでのみ可能なスレ

受信して、外部からのタイムスロット指定アドレスと受信データ中のアドレスとが一致したときだけ、データを受信レジスタ103 に格納する。

CPUインターフェース制御部104 は、データバスからのアドレスデータをデコードし、インターフェースLS「内の各プロックへデータを送出する。

回線対応部制御部105 は入力レジスタ106 . 出力レジスタ107 および入出力モードを指定する入出力指定レジスタ108 を有し、回線対応部36 (第8図)と接続される。

P C M タイムスロット 制御部 109 は P C M フレーム周期 P C M F S と P C M クロック P C M C L K によりタイムスロットの数をカウントして、ポートコントローラ 3 3 により P C M タイムスロット指定レジスタ 110 に設定された P C M タイムスロットアドレスと比較し、これらが一致したときに C O D E C に対してフレーム周期を与える制御を行なう。

本実施例の電子交換機において、ローカル

CPU43から複数のポートコントローラ33に 対して同一データを伝送する場合、それらのポートコントローラ33が接続されたスレーア・モードのインターフェースしSi34に対して共通のグループアドレスを与えておき、このグループアドレスを用いてデータを伝送する。このグループアドレスの集合としての意義を有し、各インターフェースしSi34において予め登録される。

が、また岡報の場合は任意に指定されたグループ を示すグループアドレスがそれぞれ付加される。

こうしてローカルCPU43からのデータが送 られたインターフェースLSI34においては、 データハイウェイを介して受信したデータからグ ループアドレスを抽出し、予め登録されているグ ループアドレスと比較する。この比較の結果、両 と複数のポートコントローラ33との間で一度に伝送を行なうことができるので、伝送に要する時間が短縮され、ローカルCPU43の負荷も軽減される。

次に、木実施例における伝送信母フォーマット を第11図を参照して説明する。周図に示すよう に、ヘッダ。アドレス、制御データ、情報データ により1フレームを形成している。アドレスは単 - のポートコントローラ33に個別にデータを伝 送する場合の個別アドレスと、複数のポートコン トローラ33に対して同一データを伝送する同報 アドレスと、全てのポートコントローラ33に対 して凬ーデータを伝送する一斉周報アドレスとに 分けられる。個別アドレス、同報アドレス、一斉 岡報アドレスの区別を表わす情報(識別子という) は、第11図の下側に示したアドレスフォーマッ ト中の上位(MSB側) 2 ピットが使用される。 個別アドレスの場合は、このアドレスの区別を示 す上位2ピットの識別子に続いて、単一のインタ -フェースLSIアドレス(ILSIアドレス)

アドレスが一致したときに伝送データ中の情報データを受信する。なお、第12図においてはグループアドレス#A. #Bは、そのインターファトス L S I 3 4 が設けられたライン/トランクカード 2 1 が標準電話機(S T T)に接続されたラークカードはローカル C P U 4 3 からの伝送データを受信できない。

S) = (1.0) のときグループアドレスがそれ 子に供給される。コンパレータ133 の第2の入力 媒子には受信アドレスの上位 2 ピットに続くアド レス情報が供給され、これら第1および第2の入 カ端子の値が一致したときコンパレータ133 の出 力は"1"となる。一方、受信アドレスの上位 2 ピットの情報はさらに2入力アンドゲート134 に 入力され、上位2ピットが"11"かどうか、す なわち受信アドレスが一斉問報アドレスかどうか が判定される。このアンドゲート134 の出力とコ ンパレータ133 の出力が2入力オアゲート135 に 入力される。オアゲート135 の"1"出力はポーニ トコントローラ33に対する受信要求となる。す なわち、受信アドレスが受信したインターフェー スLSIに対応する個別アドレス(LSIアドレ ス)である場合と、受信したインターフェース LSIを含む同報アドレス(グループアドレス) である場合と、一斉同報アドレスである場合に、 アドレスに続く情報データを受信せよとの要求が

ルフ積層構造を示す図、第3回は周実施例におけ るライン/トランクカードの内部構成を示す図、 第4回は同実施例におけるローカルCPUカード の内部構成を示す図、第5回は同実施例における メインCPUカードの内部構成を示す図、第6図 は同実施例におけるタイムスイッチカードの内部 構成を示す図、第7図は同実施例における共通メ モリカードの内部構成を示す図、第8図は間実施 例における共通制御シェルフ内のローカルCPU カードとライン/トランクカード内の通信方式を 説明するための図、第9回はライン/トランクカ ードとローカルCPUおよびメインCPUの機能 配分と相互間の通信データの具体例を示す図、第 10回は岡実施例におけるインターフェース LSIの内部構成を示す図、第11図は同実施例 におけるローカルCPUからラインノトランクカ ード内のポートコントローラへのデータ伝送方法 を説明するための伝送信身フォーマットを示す図、 第12回は同データ伝送方法を説明するための歴 念図、第13図は同データ伝送方法の実施に使用

発せられる。

してシステムを立上げる時など、プログラムを各 ポートに記憶させるときに有効である。すなわち、 プログラム等のローディングに要する時間がポー ト数によらずローディングすべきプログラム数に よってのみ決まるので、システムの立上げに要す る時間が大幅に短縮される。

[発明の効果]

本発明によれば、積層されたライン/トランク シェルフや共通制御シェルフ間の配換数を増大さ せずに、シェルフ内のプロセッサ間の通信をリア ルタイムで行なうことが可能であり、またハード ウェアの増大や交換処理の効率低下を伴わずに同 ーシェルフ内のプロセッサ間の通信を行なうこと ができ、さらに拡張性に富む分散制御方式の電子 交換機を提供することができる。


4. 図面の簡単な説明


第1回は本発明の一実施例に係る電子交換級の 親略構成を示す図、第2図は周電子交換機のシェ


するライン/トランクカード内のアドレス受信向 路の構成を示す図である。


1…共通制御シェルフ、2a~2n…ライン/ トランクシェルフ、3…コントロールハイウェイ、 4 ··· P C M ハイウェイ、11 ··· メインC P U カー ド、12…アプリケーションCPUカード、13 … ローカルCPUカード、14… タイムスイッチ カード、15…共通バス、16…共通メモリ、 21…ライン/トランクカード、33…ポートコ ントローラ、 34,41…インターフェース LSI、43…ローカルCPU、52…メイン CPU、71…共通メモリ。 ここ

出願人代理人 弁理士 鈴江武彦









第9 図

